

专业：_____
年级：_____
学院：_____
姓名：_____
学号：_____

线
—
封
—
线

国防科技大学 2019—2020 学年春季学期

《数字电路与逻辑设计》考试试卷（A）卷

考试形式：_____ 考试时间：_____ 分钟 满分：_____ 分。

题 号	一	二	三	四	五	六	总 分
得 分							
评阅人							

注意：1、所有答题都须写在此试卷纸密封线右边，写在其它纸上一律无效。
2、密封线左边请勿答题，密封线外不得有姓名及相关标记。

得分

一、 填空题（共 6 小题，每小题 2 分，共 12 分）

- 1、 $(-1001101)_2$ 的原码是(_____)₂，补码是(_____)₂。
- 2、逻辑式 $Y=((AB'+C)'+D)'+A$ 的对偶式是_____；
反演式是 _____。（均化成最简与或式）
- 3、在 TTL 门电路的一个输入端与地之间接一个 $15K\Omega$ 电阻，则相当于在该输入端输入_____电平；在 CMOS 门电路的输入端与电源之间接一个 $5K\Omega$ 电阻，相当于在该输入端输入_____电平。
- 4、12 个 D 触发器构成环形计数器，其计数长度（模）为_____。移位寄存器除具有存储数据功能外，还有_____功能。
- 5、FPGA 掉电后程序需要重新加载，而 CPLD 不存在这样的问题，原因是 CPLD 基于_____结构，而 FPGA 基于_____结构。
- 6、A/D 转换器的转换过程一般分为四个阶段：即采样、保持、_____和编码。已知 8 位 D/A 转换器的最大输出电压是 $9.945V$ ，当输入代码为 10111001 时，输出的电压为_____V。

得分

二、 选择题（共 10 小题，每小题 2 分，共 20 分）


1、 $(+37)_{10}$ 的二进制补码表示为()。

- (A). $(0\ 0100101)_2$ (B). $(0\ 0100111)_2$ (C). $(0\ 1101101)_2$ (D). $(1\ 0110101)_2$

2、下列() 属于组合逻辑电路。

- (A). 优先编码器 (B). 触发器 (C). 顺序脉冲发生器 (D). 计数器

3、下列 TTL 门电路输出高电平的是()。



4、下列几种 A/D 转换器中，()对均值为 0 的噪声信号抗干扰性能最好。

- (A). 逐次渐近型 (B). 计数型 (C). 双积分型 (D). 并联比较型

5、图 1 所示的可编程 ROM 器件，芯片上有一个玻璃窗口，则该器件属于()。




图 1

- (A). UVEPROM (B). Flash (C). PROM (D). EEPROM

6、有一个左移移位寄存器，当预先置入 1011 后，其串行输入固定接 0，在 4 个移位脉冲 CP 作用下，四位数据的移位过程是()。

- (A). 1011—0110—1100—1000—0000 (B). 1011—0101—0010—0001—0000
(C). 1011—1100—1101—1110—1111 (D). 1011—1010—1001—1000—0111


7、下列有关施密特触发电路说法错误的是()。

- (A). 该电路有滞回特性 (B). 该电路可输入模拟信号
(C). 该电路可用于脉冲波幅度鉴 (D). 该电路无稳态

8、若一边沿 JK 触发器的原状态为 0，欲在 CP 作用后仍保持为 0 状态，则激励函数 JK 的值应是()。

- (A). $J=1, K=1$ (B). $J=\times, K=\times$
(C). $J=1, K=0$ (D). $J=0, K=\times$

9、已知二变量输入逻辑门电路的输入 A、B 和输出 F 的波形如下图 2 所示，试判断这是()的波形。



- (A). 同或门 (B). 或非门 (C). 异或门 (D). 与非门

10、1 个 8 位权电阻网络 DAC 中最高数字位 d_7 对应的权电阻为 R ，则第 5 位数字位 d_5 对应的权电阻为()。

- (A). $32R$ (B). $16R$ (C). $8R$ (D). $4R$

得分


三、简答题（共 3 小题，每小题 6 分，共 18 分）

1、将逻辑函数 $Y=A'C+B+CD'$ 化为最大项之积的形式。

2、画出用 3 线-8 线译码器 74LS138 和与非门产生如下逻辑函数的逻辑图。


$$\begin{cases} Y_1 = A'B'C + AB'C' + BC \\ Y_2 = AB + B'C' \end{cases}$$

表 3-2 74LS138 功能表



输 入		输 出										
使 能	选 择											
S_A	$\overline{S_B+S_C}$	A_2	A_1	A_0	$\overline{Y_7}$	$\overline{Y_6}$	$\overline{Y_5}$	$\overline{Y_4}$	$\overline{Y_3}$	$\overline{Y_2}$	$\overline{Y_1}$	$\overline{Y_0}$
×	1	×	×	×	1	1	1	1	1	1	1	1
0	×	×	×	×	1	1	1	1	1	1	1	1
1	0	0	0	0	1	1	1	1	1	1	1	0
1	0	0	0	1	1	1	1	1	1	1	0	1
1	0	0	1	0	1	1	1	1	1	0	1	1
1	0	0	1	1	1	1	1	1	0	1	1	1
1	0	1	0	0	1	1	1	0	1	1	1	1
1	0	1	0	1	1	1	0	1	1	1	1	1
1	0	1	1	0	1	0	1	1	1	1	1	1
1	0	1	1	1	0	1	1	1	1	1	1	1

3、74LS160 是同步模 10 的“异步清零”、“同步置数”计数器。请分析下列电路，说明这是多少进制计数器，画出状态转换图。



74LS160 功能表

$\overline{R_D}$	$\overline{L_D}$	EP	ET	CP	工作状态
0	×	×	×	×	异步清零
1	0	×	×	↑	同步置数
1	1	0	×	×	保持
1	1	×	0	×	保持
1	1	1	1	↑	计数

得分

四、综合题一（10 分）

已知边沿 JK 触发器各输入端的电压波形如图 4-1 所示，请画出 Q 端对应的电压波形。





图 4-1



得分

五、综合题二（20 分）

如图 5-1 所示是用数模转换器 AD7520（内部如图 5-2）、存储器 RAM 和 16 进制计数器 74LS161（图 5-3，功能见表 5-1）组成的波形发生器电路。要求：

- (1)定义 $A_v=V_0/V_i$ 为增益，由输入数字量 D（ d_9-d_0 ）决定，请写出 A_v 的计算公式，并说明取值范围；

(10 分)
- (2)设 V_i 为-5V，RAM 内部数据见表 5-2，画出 V_o 波形图。

(10 分)




图 5-1




图 5-2

表 5-1 74LS161 功能表

$\overline{R_D}$	$\overline{L_D}$	EP	ET	CP	工作状态
0	×	×	×	×	异步清零
1	0	×	×	↑	同步置数
1	1	0	×	×	保持
1	1	×	0	×	保持
1	1	1	1	↑	模 16 计数

表 5-2 RAM 数据

A_3	A_2	A_1	A_0	D_3	D_2	D_1	D_0	A_3	A_2	A_1	A_0	D_3	D_2	D_1	D_0
0	0	0	0	0	0	0	0	1	0	0	0	1	1	0	0
0	0	0	1	0	0	0	1	1	0	0	1	1	1	1	1
0	0	1	0	0	0	1	1	1	0	1	0	1	1	0	1
0	0	1	1	0	1	0	1	1	0	1	1	1	1	0	0
0	1	0	0	0	1	1	1	1	1	0	0	1	0	0	1
0	1	0	1	0	0	1	0	1	1	0	1	0	1	1	1
0	1	1	0	0	1	1	1	1	1	1	0	0	1	0	0
0	1	1	1	1	0	0	1	1	1	1	1	0	0	1	0

得分

六、综合题三（20 分）

设计一个序列信号发生器电路，使之在一系列时钟信号作用下能周期性输出“0101110110”。要求：

(1)用一片同步模 16 计数器 74LS161（图 6-1，功能表见表 5-1）、一片 8 选 1 选择器 74LS251（图 6-2，功能见表 6-1）和必要门电路设计电路；(12 分)

(2)如图 6-3 是用 Verilog 语言设计实现该序列信号发生器的代码，请将方框中的部分补充完整。（8 分）




图 6-1




图 6-2

表 6-1 74LS251 功能表

输 入					输 出	
D	A_2	A_1	A_0	$\overline{S}$	Y	$\overline{Y}$
$\times$	$\times$	$\times$	$\times$	1	Z	Z
D_0	0	0	0	0	D_0	$\overline{D_0}$
D_1	0	0	1	0	D_1	$\overline{D_1}$
D_2	0	1	0	0	D_2	$\overline{D_2}$
D_3	0	1	1	0	D_3	$\overline{D_3}$
D_4	1	0	0	0	D_4	$\overline{D_4}$
D_5	1	0	1	0	D_5	$\overline{D_5}$
D_6	1	1	0	0	D_6	$\overline{D_6}$
D_7	1	1	1	0	D_7	$\overline{D_7}$

```

module serial(seril_data, clk, rst);
    output seril_data;
    input clk, rst;
    reg[3:0] cout;
    always @(posedge clk or negedge rst)
    begin
        if(!rst)
            cout<=0;
        else
            if(cout<10)
                cout <= cout + 1;
            else
                cout<=0;
        end
        wire seril_data;
        always @(cout)
        case(cnt)
            [?]
        endcase
    endmodule
    
```

图 6.3

